Análise de Frequência Máxima (Fmax)

1. Arquivos de origem

Arquivo	Papel
output_files/soc_system.sta.summary	Resumo Timing Analyzer (slacks e Fmax)

2. Resultados de Setup (Slow 1100 mV 85 °C)

Clock	Slack (ns)	Situação
clk_pix (meu_pll)	+2,811	OK
clk ~100 MHz (pllpara100)	+1,524	OK
clock_50	+3,114	OK
HPS SDRAM (afi_clk)	+1,730	OK

3. Conclusão Fmax

Todos os domínios de clock reportados fecham timing com slack positivo no modelo Slow 85 °C. O domínio VGA (clk_pix) e o domínio do núcleo (~100 MHz) estão confortáveis.

Em contraste com a versão FPGA anterior (em que o clk_pix apresentava Fmax reportado muito abaixo de 25 MHz por constraints incompletas), a versão HPS do PBL02_AFJ apresenta fechamento de timing nos relatórios oficiais.